PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001167572 A

(43) Date of publication of application: 22.06.01

(51) Int. CI

G11C 11/401 H01L 27/108 H01L 21/8242

(21) Application number: 11348401

(22) Date of filing: 08.12.99

(71) Applicant:

HITACHI LTD HITACHI DEVICE

ENG CO LTD

(72) Inventor:

KANETANI KAZUO NANBU HIROAKI YAMAZAKI SU ARAKAWA FUMIHIKO KUSUNOKI TAKESHI HIGETA KEIICHI NAKAHARA SHIGERU SUZUKI TAKESHI


(54) TRANSMISSION CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND SEMICONDUCTOR MEMORY USING THIS CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce a coupling noise generated through line capacity of an adjacent signal line.

SOLUTION: This circuit is achieved by providing signal lines of (n) lines (n: integer of 3 or more) arranged adjacently and a wiring twist connection part by which kinds of m=n.(n-1)/2 is generated in kinds of adjacent combination (m kinds), and constituting the circuit of a signal wiring pattern in which adjacent length of adjacent signal lines of (m) kinds is equal.

COPYRIGHT: (C)2001,JPO



Cn2=Ceb/2=Cbc/2=Ccd/2=Cbd/2=Cad/2=Cac/2 =Cn1/2 Cs2=Cea=Ceb=Ceb=Ced =Cs1

n=4の場合

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-167572 (P2001 - 167572A)

(43)公開日 平成13年6月22日(2001.6.22)

-	Έ	11	1.		a	7
•	C	IJ	ш)L	CJ.	٠.

識別配号

FΙ

テーマコート*(参考)

G11C 11/401 HO1L 27/108

G11C 11/34

362B 5B024

21/8242

HO1L 27/10

681B 5F083

審査請求 未請求 請求項の数14 OL (全 10 頁)

(91)	出魔器	-
(ZI)	出題春月	4

(22)出願日

特願平11-348401

平成11年12月8日(1999,12.8)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出顧人 000233088

日立デバイスエンジニアリング株式会社

千葉界茂原市早野3681番地

(72)発明者 金谷 一男

東京都国分寺市東峦ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 100075096

弁理士 作田 康夫


最終頁に続く

(54) 【発明の名称】 伝送回路とこれを用いた半導体集積回路および半導体メモリ

(57)【要約】

【課題】隣接信号線の線間容量を介して生じるカップリ ングノイズの低減を図る。

【解決手段】例えばn本 (nは3以上の整数) の隣接配 置される信号線を有し、上記信号線は上記信号線の隣接 組合せ種類 (m種類) がm=n・(n-1) /2種類生 成される配線ツイスト接続部を有し、かつ上記m種類の 隣接信号線の隣接長が等しい信号配線パターンで構成さ れることにより達成される。



n=4の場合

【特許請求の範囲】

【請求項1】 n本 (nは3以上の整数) の隣接配置される信号線と、出力端子が上記信号線に接続される駆動回路と、入力端子が上記信号線に接続される受信回路とを有する伝送回路において、上記信号線は、上記信号線の隣接組合せ種類 (m種類) がm=n・(n-1) / 2種類生成される配線ツイスト接続部を有し、かつ上記m種類の隣接信号線の隣接長が等しい信号配線パターンからなることを特徴とする伝送回路。

【請求項2】上記配線ツイスト接続部が、上記信号線の 10 長さがn・k等分(nが3以上の奇数、およびkは1以 上の整数)、またはn・k/2等分(nが4以上の偶 数、およびkは1以上の整数) される位置に配置されて なる請求項1記載の伝送回路。

【請求項3】N個の上記配線ツイスト接続部(N=n・k-1個(nが3以上の奇数、およびkは1以上の整数)またはN=n・k/2-1個(nが4以上の偶数、およびkは1以上の整数))が、上記信号線の任意の位置に配置されてなる請求項1記載の伝送回路。

【請求項4】 n本 (nは3以上の整数) の隣接配置され 20 る信号線と、出力端子が上記信号線に接続される駆動回路と、入力端子が上記信号線に接続される受信回路とを有する伝送回路において、上記信号線は、上記信号線の隣接組合せ種類 (m種類) がm=n・(n-1) / 2種類生成される配線ツイスト接続部を有し、N個 (N=n・k-1個 (nが3以上の奇数、およびkは1以上の整数) またはN=n・k/2-1個 (nが4以上の偶数、およびkは1以上の整数)) の上記配線ツイスト接続部が、上記信号線の任意の位置に配置されてなる信号配線パターンからなることを特徴とする伝送回路。 30

【請求項5】n本(nは5以上の整数)の隣接配置される信号線と、出力端子が上記信号線に接続される駆動回路と、入力端子が上記信号線に接続される受信回路とを有する伝送回路において、上記信号線は、上記信号線の隣接組合せ種類(m種類)がm=2・(n-1)種類生成される配線ツイスト接続部を少なくとも1つ以上有する信号配線パターンからなることを特徴とする伝送回路。

【請求項6】上記m種類の隣接する信号線の隣接長が等 しい請求項5記域の伝送回路。

【請求項7】n本(nは2以上の整数)の隣接配置される信号線と、出力端子が上記信号線に接続される駆動回路と、入力端子が上記信号線に接続される受信回路とを有する伝送回路において、上記並行に隣接配置される信号線の最外側の信号線の外側にダミーの信号線、あるいはシールド線が並行に隣接配置される信号配線パターンからなることを特徴とする伝送回路。

【請求項8】n本(nは2以上の整数)の隣接配置される信号線と、出力端子が上記信号線に接続される駆動回路と、入力端子が上記信号線に接続される受信回路とを50

有する伝送回路において、上記n本の隣接配置される信号線の2本おきに、シールド線を有することを特徴とする伝送回路。

【請求項9】上記n本の隣接配置される信号線の2本おきに、シールド線を有する請求項1、4、5、7のいずれか記載の伝送回路

【請求項10】ワード線と、上記ワード線に接続されるワードドライバおよび上記ワード線に接続されるサブワードドライバあるいは上記ワード線に接続されるメモリセルを有する半導体メモリにおいて、上記ワード線の配線パターンが、上記請求項1ないし9のいずれか項記載の伝送回路の信号線配線パターンからなることを特徴とする半導体メモリ。

【請求項11】入力信号に基づき、その真およびその相補信号が出力されるバッファ回路と、上記バッファ回路の出力に基づき解読されるデコーダドライバ回路と、上記バッファ回路の出力を伝送するバッファ出力線とを備えるデコーダ回路を有する半導体メモリにおいて、上記バッファ出力線の配線パターンが上記請求項1ないし9のいずれか記載の伝送回路の信号線配線パターンからなることを特徴とする半導体メモリ。

【請求項12】入力信号に基づき、その真およびその相補信号が出力されるバッファ回路と、上記バッファ回路の出力に基づき解読される少なくとも1個のプリデコーダ回路と、上記プリデコーダ回路の出力に基づき解読されるデコーダドライバ回路と、上記プリデコーダ回路の出力を伝送するバッファ出力線と、上記プリデコーダ回路の出力を伝送するプリデコーダ出力線と、を備えるデコーダ回路を有する半導体メモリにおいて、上記バッファ出力線の配線パターン、およびプリデコーダ出力線の配線パターンが上記請求項1ないし9のいずれか記載の伝送回路の信号線配線パターンからなることを特徴とする半導体メモリ

【請求項13】半導体メモリと、上記半導体メモリの入 出力回路と信号を送受信する駆動回路とを有する半導体 集積回路において、上記信号を送受信する信号線の配線 パターンが、上記請求項1ないし9のいずれか記載の伝 送回路の信号線配線パターンからなることを特徴とする 半導体集積回路。

【請求項14】メモリセルと、上記メモリセルに接続されるビット線と、上記ビット線に接続されビット線電位を制御するビット線制御回路と、上記ビット線制御回路に信号を送る信号線を有する半導体メモリにおいて、上記信号線の配線パターンが上記請求項1ないし9のいずれか記載の伝送回路の信号線配線パターンからなることを特徴とする半導体メモリ。

【発明の詳細な説明】

[0001]

40

【発明の属する技術分野】本発明は、隣接配置される信

号線間のカップリング容量を介して生じるカップリング ノイズを低減するのに好適な伝送回路と、この伝送回路 を用いた半導体メモリおよび半導体集積回路に関する。 [0002]

【従来の技術】従来の伝送回路として、図15に示され る回路が知られている。同図で101は駆動回路、A~ Dは長さLの信号線、Cab~Ccdは隣接信号線間の カップリング容量 (Cn1とする)、Csa~Csdは 信号線の対接地容量(Cslとする)、201は受信回* *路である。また、Vxは信号振幅であり、Vn1はカッ プリングノイズの振幅を表している。 本伝送回路におけ るカップリングノイズの振幅Vn1を以下に示す。

【0003】B線 (中線) が活性化時のA線 (端線) に は数1、D線(端線)が活性化時のC線(中線)には数 2、D線とB線(両側)が活性化時のC線には数3で表 されるカップリングノイズが発生する。

[0004]

【数1】

 $Vn1 = Vx \cdot Cn1 / (Cn1 + Cs1)$ (1)

[0005] ※ ※【数2】

 $Vn1=Vx\cdot Cn1/(2\cdot Cn1+Cs1)$ ····· (2)

[0006]

★ ★【数3】.

 $Vn1 = 2 \cdot Vx \cdot Cn1 / (2 \cdot Cn1 + Cs1)$ (3)

[0007]

【発明が解決しようとする課題】近年、特に半導体集積 回路におけるプロセス技術の微細化が進み、 信号線の線 幅 および線間スペースが小さくなってきている。この ため相対的に、上記信号線の対接地容量C s 1 が小さく てきている。このため、隣接する信号線に大きなカップ リングノイズVn1が生じ易くなってきている。

【0008】本発明の目的は、上記カップリングノイズ を低減することにある。

[0009]

【課題を解決するための手段】上記目的は、例えば伝送 回路がn本(nは3以上の整数)の隣接配置される信号 線を有する場合、上記信号線を、上記信号線の隣接組合 せ種類 (m種類) がm=n・(n-1) / 2種類生成さ れる配線ツイスト接続部を有し、かつ上記m種類の隣接 30 信号線の隣接長が等しい信号配線パターンで構成するこ とにより達成される。

[0010]

【発明の実施の形態】図1は本発明の第1の実施例を示 す。同図でA~Dは長さLの信号線、T1は配線ツイス☆

☆ト接続部 Cab/2~Ccd/2は信号線間のカップ リング容量(Cn2とする)、Csa~Csdは信号線 の対接地容量(С s 2 とする)である。なお、駆動回路 と受信回路は簡単化のため省略している。本実施例は、 従来例(図15)と同様に信号線が4本の場合を示して なり、信号線間のカップリング容量Cn1が大きくなっ 20 いる。従来例と相違する点は、信号線が2等分される部 分に配線ツイスト接続部T1を有することである。この ため本実施例における信号線の隣接組合せ種類は、従来 例が3種類 (ab, bc, cd) であるのに対し、6種 類(ab, bc, cd, bd, ad, ac) に増加して いる。そして特定の隣接組合わせの信号線が隣接し合う 距離(以下、隣接長という)が、6種類とも同じ長さで 従来例の1/2であるため、カップリング容量Cn2= Cn1/2となる。また、信号線自体の長さは従来例と 同じであるため、対接地容量Cs2=Cs1である。し たがって従来例と同様、例えば信号線Bが活性化時の信 号線Aに生じるカップリングノイズの振幅Vn2は、数 4で表される。

[0011]

【数4】

$$Vn2 = Vx \cdot Cn2 / (Cn2 + Cs2)$$

$$= Vx \cdot (Cn1/2) / (Cn1/2 + Cs1)$$

$$= Vx \cdot Cn1 / (Cn1 + 2 \cdot Cs1) \qquad (4)$$

すなわち、本実施例におけるカップリングノイズの振幅 **◆** [0012] (数4)は、従来例の配線ツイスト無し時(数1)に対 40 【数5】 し、数5の値に低減される。

 $Vn2/Vn1 = (Cn1+Cs1) / (Cn1+2\cdot Cs1) \cdots (5)$

上記方法を以下にまとめる。n本の信号線の隣接組合せ 種類をm種類とすると、配線ツイスト無しの場合、mは 最小でm1 = (n-1)種類となる。一方、配線ツイス ト有りの場合、mは最大でm2=n・(n-1)/2種 類となる。したがって、このときの全m種類の隣接長を*

*等しくするならば、カップリング容量Cn2は、配線ツ イスト無し時のカップリング容量Cn1に対し、数6の 値に低減される。

[0013]

【数6】

Cn2/Cn1=m1/m2 $=2\cdot (n-1) / n \cdot (n-1)$ =2/n..... (6)

全m種類の隣接長を等しくするための1つの例は、n≥ 3の奇数の場合、信号線をn等分する場所に上記配線ツ イスト接続部T1を設ける。また、 n≥4の偶数の場 合、信号線をn/2等分する場所に上。酒語線ツイスト接 統部T1を設ける。以上により、例えば前記第1の実施 例のようにn=4の場合、m1=3、m2=6、Cn2=2.Cn1/n=Cn1/2が得られる。すなわち第 1の実施例の場合、カップリング容量Cn2は、従来例 のカップリング容量Cn1の1/2となる。

【0014】なお、配線ツイスト接続部T1のパターン 10 数7で表される。 は、Y軸でのミラー反転パターンでも上記と同様の効果 が得られる。図2 (a)、(b)に本発明の第2の実施 *

*例を示す。本実施例は信号線が3本(n=3)の場合で あり、配線ツイスト接続部T1は信号線が3等分される 部分に設けられる。本実施例における信号線の隣接組合 せ種類の最大m2は、m2=n·(n-1)/2=3種 類(ab,bc,ac)である。 そして隣接長の合計が 3種類共、同じ長さで従来例の2/n=2/3であるた め、カップリング容量Cn2=2.Cn1/3となる。 したがって従来例と同様、例えば信号線Bが活性化時の 信号線Aに生じるカップリングノイズの振幅Vn2は、

[0015]

【数7】

 $Vn2=Vx\cdot Cn2/(Cn2+Cs2)$

 $=Vx \cdot (2 \cdot Cn1/3) / (2 \cdot Cn1/3 + Cs1)$

 $= V \times \cdot C \times 1 / (C \times 1 + 3 \cdot C \times 1 / 2)$

すなわち、本実施例におけるカップリングノイズの振幅 (数7)は、従来例の配線ツイスト無し時(数1)に対 し、数8の値に低減される。

% [0016] 【数8】

 $Vn2/Vn1 = (Cn1+Cs1) / (Cn1+3\cdot Cs1/2) \cdots (8)$

なお、配線ツイスト接続部T1のパターンは、Y軸での 20★して隣接長の合計が10種類共、同じ長さで従来例の2 ミラー反転パターンでも上記と同様の効果が得られる。 図3は本発明の第3の実施例を示す。本実施例は信号線 が5本(n=5)の場合であり、配線ツイスト接続部T 1は信号線が5等分される部分に設けられる。本実施例 における信号線の隣接組合せ種類の最大m2は、m2= $n \cdot (n-1)/2 = 10$ 種類 (ab, bc, cd, d e, bd, ad, ae, ce, be, ac) である。そ★

/n=2/5であるため、カップリング容量Cn2=2 ・Cn1/5となる。したがって従来例と同様、例えば 信号線Bが活性化時の信号線Aに生じるカップリングノ イズの振幅Vn2は、数9で表される。

[0017]

【数9】

 $Vn2=Vx\cdot Cn2/(Cn2+Cs2)$

 $=Vx \cdot (2 \cdot Cn1/5) / (2 \cdot Cn1/5 + Cs1)$

 $= Vx \cdot Cn1 / (Cn1 + 5 \cdot Cs1 / 2)$

.... (9)

すなわち、本実施例におけるカップリングノイズの振幅 (数9)は、従来例の配線ツイスト無し時(数1)に対 し、数10の値に低減される。

☆【001.8】

【数10】

 $Vn2/Vn1 = (Cn1+Cs1) / (Cn1+5\cdot Cs1/2)$

..... (10)

なお、配線ツイスト接続部T1のパターンは、X軸およ びY軸でのミラー反転パターンでも上記と同様の効果が 得られる。図4は本発明の第4の実施例を示す。本実施 例は信号線が6本(n=6)の場合であり、配線ツイス ト接続部T1は信号線が3等分される部分に設けられ る。本実施例における信号線の隣接組合せ種類の最大m 2は、m2=n·(n-1)/2=15種類 (ab, b c, cd, de, ef, bd, ad, af, cf, c \spadesuit

◆e, df, bf, be, ae, ac) である。そして隣 接長の合計が15種類共、同じ長さで従来例の2/n= 1/3であるため、カップリング容量Cn2=Cn1/ 3となる。したがって従来例と同様、例えば信号線Bが 40 活性化時の信号線Aに生じるカップリングノイズの振幅 Vn2は、数11で表される。

[0019]

【数11】.

 $Vn2=Vx\cdot Cn2/(Cn2+Cs2)$

 $=Vx \cdot (Cn1/3) / (Cn1/3+Cs1)$

 $= V \times \cdot C \times 1 / (C \times 1 + 3 \cdot C \times 1)$

..... (11)

すなわち、本実施例におけるカップリングノイズの振幅 (数11)は、従来例の配線ツイスト無し時(数1)に 対し、数12で与えられる値に低減される。

* [0020] 【数12】

 $Vn2/Vn1 = (Cn1+Cs1) / (Cn1+3\cdot Cs1) \cdots (12)$

なお、配線ツイスト接続部T1のパターンは、Y軸での ミラー反転パターンでも上記と同様の効果が得られる。 また、信号線本数nがn>7の場合でも上記と同様の方 法によりカップリング容量が2/nに低減され、nが大 きい程カップリングノイズの低減効果が大きい。以上の 第1~第4の実施例では、信号線本数 n が n ≥ 3 の奇数 の場合、上記配線ツイスト接続部T1が信号線をn・k 等分する場所に設けられる。また信号線本数 n が n ≥ 4 の偶数の場合、上記配線ツイスト接続部T1が信号線を n·k/2等分する場所に設けられている(ただし、k は繰り返し回数であり1以上の整数であるが、第1~第 4の実施例では必要最小限のk=1が想定されてい る).ここで配線ツイスト接続部T1の個数をNとして 換官すると、本発明での配線ツイスト接続部T1は、 n ≥3の奇数の場合、信号線をn·k等分する場所に、N =n·k-1個設けられる。また、n≥4の偶数の場 合、信号線をn·k/2等分する場所に、N=n·k/2 - 1 個設けられることになる。つぎに前記図1に示され ている第1の実施例(n=4、k=1、N=1)をk=2の構成にした場合の実施例について説明する。その実 20 施例を第5の実施例として図5に示す。k=2ゆえに、 N=3個となっている。本実施例における信号線の隣接 組合せ種類の最大m2は、 m2=n・(n-1)/2 =6種類 (ab, bc, cd, bd, ad, ac) であ り、繰り返し回数k=2であるため、その6種類が2セ ット存在する。そして隣接長の合計が6種類共、同じ長 さで従来例の2/n=1/2であるため、カップリング 容量Cn2=Cn1/2となる。また、Cs2=Cs1 である。したがって、Cn2およびCs2が第1の実施 例と同じになり、第1の実施例と同じカップリングノイ ズの低減効果が得られる。

【0021】一般的に、第1の実施例に対する本実施例 のように繰り返し回数kが大きい程、レイアウトが複雑 化しよくない。しかし繰り返し回数kが大きい程有益な 点は、各配線ツイスト接続部T1間 (T1-T1間) の 距離が短縮され、そのT1-T1間の配線抵抗が小さく なることである。このため本実施例によれば、 配線容量 Cと配線抵抗RによるCR時定数が小さくなり、一旦発*

> Cn2/Cn1 = m1/m2 $= (n-1) / 2 \cdot (n-1)$ =1/2

図7は本発明の第7の実施例であり、全m種類の隣接長 を等しくするための別の構成例を示す。本実施例は前記 第6の実施例で信号線を4等分する場所に配線ツイスト 接続部T1およびT2を交互に配置する。なお、配線ツ イスト接続部T2は、配線ツイスト接続部T1をY軸に 対してミラー反転したパターンである。このように信号 線を偶数等分する場所に、その(等分数-1)個の上記 配線ツイスト接続部T1およびT2を交互に配置する。 【0024】本実施例により、カップリング容量Cn2 50 *生したカップリングノイズが定常電位に復帰する時間が 短縮される。このようなk≥2の構成は、 説明を省略す るが前記第2~第4の実施例にも適用される。

【0022】以上これまでにカップリング容量を従来例 の2/nに低減する実施例について説明してきた。しか し、上記方法は信号線本数 n が n ≥ 5 の場合、最小限必 要な配線ツイスト接続部T1の個数が多くなり、レイア ウトが複雑化してくる。例えば前配図3に示される第3 の実施例は、信号線本数 n が n = 5 の場合であり、カッ 10 プリング容量を従来例の2/n=2/5に低減できる が、配線ツイスト接続部T1を4個所に設ける必要があ る.以下では信号線本数nがn≥5の場合で、カップリ ング容量を従来例の2/nまでは低減できないが1/2 に低減でき、より簡単なレイアウトで済む実施例につい て説明する。図6は本発明の第6の実施例を示す。本実 施例は図3に示される第3の実施例と同様に信号線が5 本(n=5)の場合であるが、第3の実施例と相違する 点は配線ツイスト接続部T1が信号線を2等分する部分 にのみ設けられていることである。本実施例における信 号線の隣接組合せ種類の最大m2は、m2=2・(n-1) = 8種類 (ab, bc, cd, de, bd, ad, ae,ce)である。また、隣接長の合計が8種類共、 同じ長さで従来例の1/2であるため、カップリング容 量Cn2=Cn1/2となる。 すなわち本実施例によれ ば、配線ツイスト接続部T1を1個所にのみ設けること で、カップリング容量を従来例の1/2にできる。 した がって本実施例によれば、前記図3に示される第3の実 施例の場合の2/5と大差ない効果が、簡単なレイアウ トで得られる。上記方法を以下にまとめる。 n本の信号線 の隣接組合せ種類をm種類とすると、配線ツイスト無し の場合、ml=(n-1)種類でこれが最小の組合せ数 となる。一方、配線ツイスト有りの場合、mは最大でm 2=2·(n-1)種類となる。したがって、このとき の全m種類の隣接長を等しくするならば、このときのカ ップリング容量Cn2は配線ツイスト無し時のカップリ ング容量Cn1に対し、数13に低減される。

[0023]

【数13】

30

..... (13)

は配線ツイスト無し時のカップリング容量Cn1の1/ 2となる。したがって、本実施例によれば第6の実施例 および第1の実施例と同様のカップリングノイズ低減効 果が得られる。

【0025】図8は本発明の第8の実施例を示す。本実 施例は図15に示した第1の従来例と同様、配線ツイス ト接続部が無い構成であるが、信号線AおよびDの外側 にダミーの信号線(あるいはシールド線)DM1、DM 2を備える。第1の従来例の場合、信号線AあるいはD

(端線) のカップリング容量は片側 (CabあるいはC c d) のみであるが、信号線BあるいはC (中線) の力 ップリング容量は両側(Cab, CbcあるいはCb c, Ccd) にある。そして後者 (中線) の場合、両側 のうちの一方のカップリング容量が対接地容量として働 くため、前者(端線)よりカップリングノイズが小さい (図15の前記第1の従来例で説明の数1と数2を参 照)。これに対し本実施例は、信号線AおよびDの外側 にダミーの信号線DM1およびDM2を備えるため、信 号線AおよびDも中線となりカップリングノイズが低減 10

【0026】つぎにシールド線を利用してカップリング ノイズを低減する方法について説明する。 まず第2の従 来例を図16に示す。この従来例は、第1の従来例の信 号線A~Dの各々の線間にシールド線G1~G3を追加 した構成である。この場合、信号線A~Dにはシールド 線G1~G3によりカップリングノイズが完全に生じな くなる。しかしながら、このような完全なシールド構成 では信号線本数をn本とすると、シールド線の本数が (n-1)本必要となり、高集積化が難しくなる。

【0027】以下では、本発明による、シールド線の本 数が(n-1)本より少なく、かつカップリングノイズ を許容範囲内に低減可能な実施例について説明する。

【0028】図9は本発明の第9の実施例を示す。本実 施例は図15に示される第1の従来例と同様、配線ツイ スト接続部が無い構成であるが、信号線BとCの間にシ ールド線Gを備える。すなわち、シールド線Gがn本の 信号線の2本毎に備えられる構成であり、シールド線の* *本数は(n/2-1)本となる。本実施例によれば、図 15の前記第1の従来例の数3で説明のような両側の信 号線が活性化されるケースが防止されるため、カップリ ングノイズは数3の1/2に低減される。

【0029】図10は本発明の第10の実施例を示す。 本実施例は配線ツイスト接続部を有する第1の実施例を 基にし、さらに信号線BとCの間にシールド線Gを備え る構成である。本実施例もシールド線Gがn本の信号線 の2本毎に備えられる構成であり、 シールド線の本数は (n/2-1) 本となる。

【0030】本実施例の構成は、例えば相補信号が出力 される半導体メモリのアドレスバッファの出力線に適用 される場合、特に有益である。 ただし条件として、 図1 0に示したように、例えばアドレスバッファXB1の出 カXBO1が信号線Aに接続され、その相補出力/XB O1が信号線Dに接続される構成とする。 また、アドレ スパッファXB2の出力XBO2が信号線Bに接続さ れ、その相補出力/XBO2が信号線Cに接続される構 成とする(なお、この場合のバッファはスタティック動 20 作ではなく、プリチャージ期間と判定期間を有するダイ ナミック動作をする回路と仮定する)。すなわち、信号 線AとD、あるいは信号線BとCが同時に活性化されな い構成とする。これにより、例えば信号線AとB、ある いはAとCが活性化されるとき、信号線CおよびD、あ るいはBおよびDに生じるカップリングノイズの振幅V n 2は数14で表される。

[0031]

【数14】

 $Vn2=Vx\cdot Cn2/(2\cdot Cn2+Cs2)$

 $=Vx \cdot (Cn1/2) / (2 \cdot Cn1/2 + Cs1)$

 $= V \times \cdot C \times 1 / 2 \cdot (C \times 1 + C \times 1)$ (14)

第1の実施例(シールド線Gが無く、配線ツイストが有 る)の場合、信号線AとBあるいはAとCが活性化され るとき、信号線CおよびDあるいはBおよびDに生じる※

※カップリングノイズの振幅Vn2は数15で表される。

★信号線AとCが活性化されるとき、信号線Bに生じるカ

ップリングノイズの振幅Vn2は数16で表される。

..... (15)

[0032]

【数15】

 $Vn2 = 2 \cdot Vx \cdot Cn2 / (2 \cdot Cn2 + Cs2)$

 $= 2 \cdot V \times \cdot C \times 1 / (2 \cdot C \times 1 + 2 \cdot C \times 1)$

 $=Vx\cdot Cn1/(Cn1+Cs1)$

したがって、数14のVn2は数15のVn2の1/2 であり、これはシールド線Gによる効果である。

【0033】さらに、図15に示される第1の従来例 (シールド線Gが無く、配線ツイストも無い)の場合、★

 $Vn2=2 \cdot Vx \cdot Cn1 / (2 \cdot Cn1 + Cs1)$ (16)

数14のVn2は数16のVn2に比較して約1/4に 低減されており、これはシールド線Gと、配線ツイスト による効果である。

【0035】つぎに、本伝送回路を半導体集積回路およ び半導体メモリに適用した例について述べる。 図11は 第11の実施例として、半導体集積回路の全体ブロック 図を示す。半導体集積回路M13は、半導体メモリマク ロM1、メモリセルアレイM2、ロウデコーダおよびワ 50

ードドライバM3、ロウプリデコーダM4、ロウアドレ スパッファM5、読み出し書き込み回路M6、カラムデ コーダおよびドライバM7、カラムプリデコーダM8、 カラムアドレスバッファM9、読み出し書き込み制御回 路M10、出力回路M11、および半導体メモリマクロ

M1の各入出力回路と信号を送受信する各駆動回路M1 2A~M12Dを有する。

【0036】メモリセルアレイM2は、メモリセル選択

[0034]

【数16】

端子がワード線に接続され、メモリセル出力端子がビット線に接続される多数のメモリセルを有し、それらメモリセルはマトリクス状に配置されている。

【0037】ロウアドレスバッファM5は、ロウアドレス信号を内部相補アドレス信号に変換し、これをロウブリデコーダM4が解読し、さらにそれをロウデコーダおよびワードドライバM3が解読し、それによって選ばれるワード線を選択レベルに駆動する。カラムアドレスバッファM9は、カラムアドレス信号を内部相補アドレス信号に変換し、これをカラムプリデコーダM8が解読し、さらにそれをカラムデコーダおよびドライバM7で解読する。

【0038】ビット線は、カラムデコーダおよびドライバM7による解読結果にしたがって選択される。このようにして、ロウアドレス信号およびカラムアドレス信号で指定されるメモリセルが選択されることになる。

【0039】このような構成の半導体集積回路において、半導体メモリマクロM1の各入出力回路であるM5、M9、M10、M11と送受信する各駆動回路M12A~M12Dとを接続する信号線を前記実施例の信号20線で構成する。同様にM5とM4、M4とM3、M9とM8、M8とM7、M7とM6、M10とM6、M6とM11を接続する信号線を前記実施例の信号線で構成する。

【0040】第12の実施例として、上記ロウアドレスバッファM5とロウプリデコーダM4を、例えば上記第10の実施例で説明の配線方法で接続する構成を図12に示す。本実施例は4つのアドレス信号A1~A4をアドレスバッファXB1~XB4で受けて、プリデコード回路M4の出力PD1~PD16をデコードする構成である。

【0041】アドレスバッファXB1、XB2の出力線XBO1~/XBO2とシールド線G1の組(第1の組)が、上記第10の実施例のように結線されている。また、アドレスバッファXB3、XB4の出力線XBO3~/XBO4とシールド線G3の組(第2の組)が、上記第10の実施例のように結線されている。そして、出力線/XBO1とXBO3の間にシールド線G2が挿入され、上記第1の組と第2の組が完全に分離されている。

【0042】このため、カップリングノイズは上記第1の組のみ、および第2の組のみで考えればよく、上記第10の実施例で説明したように第1の従来例の約1/4に低減される。また第2の従来例のような構成において信号線が8本の場合には、シールド線は7本(n-1本)必要とされるのに対し、本実施例では信号線が8本でもシールド線は3本(n/2-1本)で済む利点がある。

【0043】つぎに、第13の実施例を図13に示す。 本実施例は、上記ワードドライバM3の出力線であるワ 50 ード線が、例えば前記第1の実施例で説明のように配線 される構成である。

【0044】図13(a)はメモリセルアレイM2の端にワードドライバM3が設けられる構成である。この場合、前述のようにワード線のカップリングノイズは低減されるが、ワード線A~Dの配線ツイスト接続部T1をメモリセルアレイM2の中に備えることになる。

【0045】図13(b)はメモリセルアレイM2の中央にワードドライバM3が設けられる構成である。この 場合、同図のようにワード線A~Dの配線ツイスト接続 部T1をワードドライバM3の中だけに備えることも可能になり、メモリセルアレイM2の複雑化が避けられる。なお、配線ツイスト接続部T1を複数備え、ワードドライバM3とメモリセルアレイM2の両方に配置する 構成でもよい。

【0046】図14は本発明の第14の実施例を示す。 本実施例はカラムデコーダおよびドライバM7の出力線 で、読み出し書き込み回路(あるいはビット線制御回 路)M6を駆動する場合を示し、出力線は一例として上 記第10の実施例で説明の配線方法で接続される。

【0047】カラムデコーダおよびドライバM7の出力線は上記ワード線のダミー線と考え、その線幅および線間スペースをワード線と同じに構成するほうが、ワード線と上記出力線とのタイミングのズレを小さくできるため、それらの線幅および線間スペースをワード線の場合と同様に小さくすることが想起される。このような構成では、上記出力線も本実施例のようなツイストによりカップリングノイズを低減する必要性が生じ、本発明が効果を発揮する。

[0048]

【発明の効果】本発明によれば、隣接配置される信号線 の線間容量を介して生じるカップリングノイズの低減が 図られる。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す伝送回路の配線 図。

【図2】本発明の第2の実施例を示す伝送回路の配線図。

【図3】本発明の第3の実施例を示す伝送回路の配線 40 図。

【図4】本発明の第4の実施例を示す伝送回路の配線 図

【図5】本発明の第5の実施例を示す伝送回路の配線図。

【図6】本発明の第6の実施例を示す伝送回路の配線 図。

【図7】本発明の第7の実施例を示す伝送回路の配線 図。

【図8】本発明の第8の実施例を示す伝送回路の配線 図。 【図9】本発明の第9の実施例を示す伝送回路の配線図。

【図10】本発明の第10の実施例を示す伝送回路の配線図。

【図11】本発明の第11の実施例を示すブロック図。

【図12】本発明の第12の実施例を示すブロック図。

【図13】本発明の第13の実施例を示すブロック図。

【図14】本発明の第14の実施例を示すブロック図。


【図15】第1の従来例を示す伝送回路の配線図。 【図16】第2の従来例を示す伝送回路の配線図。 【符号の説明】


A~D…信号線、T1…配線ツイスト接続部、Cab~Cac…隣接信号線間容量、Csa~Csd…信号線の対接地容量、Vx…信号振幅、Vn2…カップリングノイズの振幅。


【図1】


[図2]

【図3】












【図10】

【図8】



【図9】








【図7】

【図11】

【図13】










【図12】

【図14】


【図15】







【図16】



フロントページの続き

(72)発明者 南部 博昭

東京都国分寺市東恋ケ窪一丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 山崎 枢

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 荒川 文彦

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72)発明者 楠 武志

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72)発明者 日下田 恵一

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内

(72) 発明者 中原 茂

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(72) 発明者 鈴木 武史

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 Fターム(参考) 5B024 AA03 BA05 BA13 CA09 CA21 5F083 AD00 GA03 GA12 LA12 LA16

ZA28